ID bài viết: 000086782 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/08/2021

Tại sao Bộ tạo lưu lượng EMIF 2.0 hiển thị không chính xác tín hiệu thất bại?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 20.4 trở lên, bạn có thể thấy Bộ tạo lưu lượng EMIF 2.0 (TG2) hiển thị không chính xác tín hiệu thất bại khi TG2 được định cấu hình sao cho TG_USER_WORM_EN = 1, TG_RETURN_TO_START_ADDR = 1, TG_ADDR_MODE = tuần tự ngẫu nhiên hoặc ngẫu nhiên và TG_WRITE/READ_REPEAT_COUNT > 1.

    Sự cố này xảy ra do bộ tạo địa chỉ ngẫu nhiên không chờ quá trình đọc/ghi lặp lại hoàn thành vào lần lặp lại vòng lặp cuối cùng trước khi đặt lại địa chỉ, gây ra sự so sánh không chính xác trong TG2.

    Độ phân giải

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime Phiên bản Pro phiên bản 21.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.