ID bài viết: 000086767 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/08/2021

Tại sao số lượng chu kỳ nhàn rỗi của Bộ tạo lưu lượng EMIF 2.0 và bộ đếm nhàn rỗi vòng có không phù hợp?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 20.4 và cũ hơn, số chu kỳ nhàn rỗi giữa các vòng liên tiếp trong Bộ tạo lưu lượng EMIF 2.0 (TG2) không bằng bộ đếm nhàn rỗi vòng lặp khi số lượng đọc hoặc ghi là 1. Sự cố này chỉ xảy ra khi số lượng vòng lặp lớn hơn 2 khi tải lại bộ đếm chạy vòng lặp được thực hiện không chính xác. Số lượng chu kỳ nhàn rỗi giữa các vòng ít hơn một lần so với bộ đếm chờ vòng lặp.

    Độ phân giải

    Sự cố này đã được khắc phục bắt đầu từ phiên Intel® Quartus® mềm Prime Phiên bản Pro phiên bản 21.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    Intel® Agilex™ FPGA và SoC FPGA
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.