ID bài viết: 000086765 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/03/2018

Tại sao cài đặt đề xuất trước trong Intel Stratix 10 FPGA IBIS luôn bật "BẬT"?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Intel Stratix 10 mô hình IBIS FPGA được tạo ra với tiêu chuẩn I/O của DSSTL12, D SỐNG 12, 12 hoặc đầu ra SSTL12 và kết thúc Rs với các cài đặt I/O tiền phát âm luôn hiển thị hành vi "BẬT" trước bất kể cài đặt I/O.

    Điều này là do lỗi trong phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 17.1.

    Độ phân giải

    Một bản vá có sẵn để khắc phục vấn đề này cho phiên Intel® Quartus® Mềm Prime Phiên bản Pro phiên bản 17.1. Tải xuống và cài đặt bản vá 0.25 từ các liên kết sau:

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.