ID bài viết: 000086760 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 29/07/2021

Lỗi: không có biến nào như vậy (đọc dấu vết trên "::env(IP_ROOTDIR)") được gọi từ bên trong "return "$::env(IP_ROOTDIR)/altera/emif/ip_arch_nd/fw_src""

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 10
    Giao diện bộ nhớ và bộ điều khiển
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 21.1 dành cho hệ điều hành Linux* hoặc Windows*, bạn có thể thấy thông báo lỗi tương tự như sau khi tạo IP EMIF hoặc PHYLite cho các thiết bị Stratix® 10 hoặc Agilex™ 7:

Lỗi: không có biến như vậy

(đọc dấu vết trên "::env(IP_ROOTDIR)")

được gọi từ bên trong

"Trả về "$::env(IP_ROOTDIR)/altera/emif/ip_arch_nd/fw_src""

(thủ tục "get_iossm_firmware_source_dir" dòng 3)

được gọi từ bên trong"get_iossm_firmware_source_dir 1"

(thủ tục "get_sim_cal_code_hex_src_filename" dòng 2)

được gọi từ bên trong "get_sim_cal_code_hex_src_filename $force_firmware"

(thủ tục "_generate_common_fileset" dòng 36) được gọi từ bên trong

Độ phân giải

Để khắc phục sự cố này, hãy đảm bảo biến môi trường Linux* hoặc Windows* "IP_ROOTDIR" được đặt thành thư mục con ip trong quá trình cài đặt Phần mềm Quartus® Prime Pro Edition.

Một ví dụ cho phiên bản Windows* là: IP_ROOTDIR = C:\intelFPGApro\21.1\ip

Sự cố này được khắc phục bắt đầu từ Phần mềm Quartus® Prime Pro Edition phiên bản 21.2.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC
Intel Agilex® 7 FPGAs and SoC FPGAs

1

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.