ID bài viết: 000086747 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 10/10/2018

Làm cách nào để dữ liệu có thể được lưu trữ sẵn vào FIFO dữ liệu ghi trong lõi Của khách hàng hộp thư Flash nối tiếp Intel® FPGA IP cho Intel Stratix®10 FPGA với máy chủ JTAG?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    FIFO dữ liệu ghi đang đề cập đến bus "wr_mem" trong hộp thư Serial Flash Client Intel® FPGA IP lõi cho Intel® Stratix® 10 FPGAs. Để lưu trữ trước dữ liệu vào FIFO dữ liệu ghi, bạn cần ghi dữ liệu vào bus "wr_mem". Bạn có thể tham khảo địa chỉ cơ bản và địa chỉ cuối của IP wr_mem trong Trình thiết kế nền tảng để biết địa chỉ bắt đầu và danh sách địa chỉ mà bạn có thể ghi vào.

     

     

    Độ phân giải

    Để biết thêm chi tiết về luồng hoạt động ghi, bạn có thể tham khảo Serial Flash Mailbox Client Intel® FPGA IP Core User Guide cho Intel Stratix 10 FPGAs.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.