ID bài viết: 000086738 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 10/12/2018

Lỗi (175006): Không có kết nối định tuyến giữa IOPLL nguồn và kết nối LVDS_CHANNEL

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® LVDS SERDES
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy thông báo lỗi này trong phần mềm Intel® Quartus® Prime phiên bản 18.0 khi sử dụng LVDS SERDES ở chế độ PLL ngoài và kết nối hai mô-đun RX kênh đơn với IOPLL trong thiết bị Intel Cyclone® 10 GX.

    Độ phân giải

    Để giải quyết vấn đề này, hãy khởi động một phiên bản RX LVDS SERDES được định cấu hình cho 2 kênh với IOPLL ngoài.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Cyclone® 10 GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.