ID bài viết: 000086720 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 23/05/2019

Cảnh báo (332049): Bị bỏ qua create_generated_clock tại .sdc: Tùy chọn -pha: Chuyển đổi pha không hợp lệ

Môi Trường

    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
    IP FPGA Intel® LVDS mềm
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong phiên bản phần mềm Intel® Quartus® Prime phiên bản Tiêu chuẩn phiên bản 18.1 trở lên, bạn có thể thấy thông báo cảnh báo ở trên trong giai đoạn phù hợp nếu bạn sử dụng lệnh write_sdc -expand .sdc trong Intel® Timing Analyzer. Sự cố này xảy ra nếu bạn có LVDS mềm Intel® Max® 10 Intel® FPGA IP thiết kế của mình.

Độ phân giải

Để giải quyết vấn đề này, sửa đổi create_generated_clock xử lý < dự án >.sdc với những điều sau:

Từ -phase -90/1 thay đổi sang -phase [expr -90/1]

Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime Phiên bản Tiêu chuẩn phiên bản 19.1.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® MAX® 10

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.