ID bài viết: 000086681 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 28/07/2017

Làm cách nào để Bộ tạo lưu lượng EMIF Arria 10 được thiết lập để kiểm tra vòng lặp vô hạn?

Môi Trường

  • Giao diện bộ nhớ ngoài IP FPGA Intel® Arria® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi tạo thiết kế mẫu EMIF Arria®10, mặc định bộ tạo lưu lượng được triển khai theo mặc định, nhưng không thể định cấu hình cài đặt bộ tạo lưu lượng thông qua Qsys.

     

    Độ phân giải

    Sau khi tạo HDL cho thiết kế mẫu EMIF Arria 10, thay đổi các tệp hàng đầu của Qsys IP bằng tham số chung như dưới đây:

    . TEST_DURATION ("VÔ HẠN"),

    Bộ tạo lưu lượng sẽ thực hiện các bài kiểm tra đọc/ghi vô hạn.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.