Tại sao việc định cấu hình lại thiết bị Intel® Stratix® 10 MX bị lỗi khi cổng hbm_only_reset_in của Giao diện Bộ nhớ băng thông cao (HBM2) Intel® FPGA IP được kết nối với đầu ra của Intel® FPGA Reset Release FPGA IP hoặc logic lõi khác?

Khi sử dụng Phần mềm phiên bản Pro Intel® Quartus® Prime phiên bản 21.1 trở lên, thực hiện cấu hình lại các thiết bị Intel® Stratix® 10 MX ở chế độ người dùng sẽ bị lỗi nếu giao diện hbm_only_reset_in cổng cho Bộ nhớ băng thông cao (HBM2) Intel® FPGA IP được kết nối với đầu ra của Intel® FPGA Reset Release IP FPGA hoặc logic lõi khác.

Trong quá trình cấu hình lại, nếu hbm_only_reset_in được điều khiển với giá trị logic 1'b1, thì giao diện Bộ nhớ băng thông cao (HBM2) Intel® FPGA IP sẽ luôn ở trạng thái đặt lại và dẫn đến lỗi cấu hình.

Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.2.

Để giải quyết vấn đề này, hãy cập nhật chương trình cơ sở quản lý thiết bị mới nhất cho Phần mềm Intel® Quartus® Prime phiên bản Pro 21.2/21.3/21.4/22.1/22.2/22.3.

Các phiên bản chương trình cơ sở trình quản lý thiết bị mới nhất có sẵn từ liên kết sau:

Chương trình cơ sở thiết bị mới nhất cho các Intel® Agilex™ thiết bị Intel® Stratix® 10 là gì?