ID bài viết: 000086516 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/12/2018

Mô hình thời gian Intel® Stratix® 10 có chính xác trong bản cập nhật phần mềm Intel® Quartus® Prime Phiên bản Pro phiên bản 18.0 1 và 18.1 không?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Không, model thời gian Intel® Stratix® 10 trong bản phần mềm Intel® Quartus® Prime Phiên bản Pro phiên bản 18.0 Bản cập nhật 1 và 18.1 có một sự tương quan nhỏ. Điều này được sửa chữa trong bản Intel Quartus Prime Phiên bản Pro phiên bản 18.1 Cập nhật 1.

    Các kịch bản thiết kế này có thể bị ảnh hưởng:

    • Thiết kế sử dụng đồng bộ bộ nguồn
    • Thiết kế với việc truyền giữa đồng hồ tham chiếu và đồng hồ đầu ra cho IOPLLs
    • Thiết kế với sự chuyển giao giữa đồng hồ đầu ra từ các IOPL khác nhau với các đồng hồ tham chiếu khác nhau

    Hầu như tất cả các thiết kế sẽ có sự thay đổi độ trễ thời gian nhưng hầu hết các lần truyền sẽ không bị ảnh hưởng vì Loại bỏ Chủ nghĩa bi quan xung nhịp chung (CCPR) hoặc việc truyền tải không đồng bộ.

    Độ phân giải

    Tất cả các thiết kế Intel Stratix 10 phải được phân tích lại để thời gian trong phiên bản phần mềm Intel Quartus Prime phiên bản Pro phiên bản 18.1 Cập nhật 1 hoặc phiên bản vá của Bản cập nhật 18.0 1 hoặc 18.1.

    Tải xuống và cài đặt Bản vá 1.45 cho Cập nhật 18.0 1 từ liên kết thích hợp dưới đây.

    Tải xuống và cài đặt Bản vá 0.31 cho 18.1 từ liên kết thích hợp dưới đây.

    Đối với các thiết kế đã được sản xuất:

    1. Tải xuống và chạy kịch bản lut8_iobuf_qsh_v3.tcl để kiểm tra xem thiết kế được biên dịch có bị ảnh hưởng bởi sự cố này không.

    Lệnh -> quartus_sh -t lut8_iobuf_qsh_v3.tcl -project < tên dự án> -phiên bản < tên phiên bản> -npaths 100 -gỡ lỗi 0 -phát âm -check_lutmasks -vo_file mô phỏng/modelsim/tên phiên bản

    Đầu ra -> lut8check.rpt, iobuf.rpt, paths.csv

    iobuf.rpt và paths.csv báo cáo các đường dẫn bị ảnh hưởng bởi sự thay đổi mô hình thời gian

    2. Nếu không có đường dẫn được xác định là bị ảnh hưởng, không cần hành động.

    3. Nếu có những đường dẫn được xác định là bị ảnh hưởng và sử dụng phần mềm Intel Quartus Prime Phiên bản Pro phiên bản 18.1 trở lên, hãy chạy phân tích thời gian chạy bằng phiên bản vá của phần mềm Intel Quartus Prime phiên bản Pro phiên bản 18.0 Cập nhật 1 hoặc 18.1

    A.       Nếu không có đủ biên thì hãy biên dịch lại thiết kế.
    B.      Nếu có đủ biên, bạn có thể chọn không thực hiện thao tác nào
     
    Các bước để chạy lại phân tích thời gian:
    1. Tải xuống và cài đặt bản vá 1.45 cho 18.0.1 hoặc bản vá 0.31 cho 18.1
    2. Mở thiết kế bằng phiên bản vá của phần mềm Intel Quartus Prime phiên bản Pro
    3. Vào Công cụ -> Phân tích Thời gian và Phân tích Thời gian mở.
    4. Chạy các lệnh sau:
    A.       create_timing_netlist -model chậm -force_dat
    B.       read_sdc
    c. update_timing_netlist
     
    lut8check.rpt báo cáo rằng LUTs bị ảnh hưởng bởi sự cố được mô tả trong KDB Tại sao tôi có các lỗi chức năng trong thiết kế Intel® Stratix® 10 của mình? Nếu báo cáo này chứa "Tìm thấy 0 LUTs có cài đặt bit có khả năng không chính xác" thì thiết kế được biên dịch là an toàn. Nếu thiết kế bị ảnh hưởng thì LUTs với vấn đề này sẽ được liệt kê trong báo cáo.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.