Mô tả
Danh sách thả xuống chiều rộng Địa chỉ Cầu nối trong phần giao diện phụ FPGA sang HPS của phần Cầu nối HPS FPGA AXI trên tab Giao diện FPGA của IP Hệ thống Bộ xử lý Cứng Intel® Stratix® 10 FPGA cho phép lựa chọn địa chỉ lên đến 40 bit. Tuy nhiên, bản đồ địa chỉ HPS hiển thị từ FPGA chỉ là 128GB hoặc 37 bit.
Độ phân giải
Trong kết nối Intel® Stratix® 10 HPS, các bit bậc cao có sẵn nhưng bị bỏ qua. Các bậc thầy truy cập vào cây cầu này không nên sử dụng các bit này.
Sự cố này được khắc phục bắt đầu từ Phần mềm Intel® Quartus® Prime Pro/Standard Edition phiên bản 20.1.