ID bài viết: 000086473 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/10/2018

Tại sao menu thả xuống độ rộng địa chỉ cầu nối FPGA đến HPS trong Hệ thống bộ xử lý cứng Intel® Stratix® IP 10 FPGA cho phép định địa chỉ lên đến 40 bit?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Danh sách thả xuống chiều rộng Địa chỉ Cầu nối trong phần giao diện phụ FPGA sang HPS của phần Cầu nối HPS FPGA AXI trên tab Giao diện FPGA của IP Hệ thống Bộ xử lý Cứng Intel® Stratix® 10 FPGA cho phép lựa chọn địa chỉ lên đến 40 bit. Tuy nhiên, bản đồ địa chỉ HPS hiển thị từ FPGA chỉ là 128GB hoặc 37 bit.

    Độ phân giải

    Trong kết nối Intel® Stratix® 10 HPS, các bit bậc cao có sẵn nhưng bị bỏ qua. Các bậc thầy truy cập vào cây cầu này không nên sử dụng các bit này.

    Sự cố này được khắc phục bắt đầu từ Phần mềm Intel® Quartus® Prime Pro/Standard Edition phiên bản 20.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 TX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.