ID bài viết: 000086464 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 26/01/2018

Hướng dẫn tham khảo kỹ thuật hệ thống bộ xử lý cứng cv_5v4 Cyclone® V --> Errata

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong phiên bản 2018.01.26 của Hướng dẫn Tham khảo Kỹ thuật Hệ thống Bộ xử lý Cứng cv_5v4 Cyclone® V, các trang 22-53 hiển thị không chính xác mô tả và giá trị đặt lại bit đăng ký CPR 23:16. Giá trị đặt lại chính xác của các bit này là 0x08, đại diện cho Độ sâu FIFO là 128 byte.

    Độ phân giải

    Lỗi này sẽ được sửa trong bản phát hành hướng dẫn tham chiếu kỹ thuật trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Cyclone® V và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.