ID bài viết: 000086458 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/04/2021

Tại sao u-boot ngừng lại sau một số lần cấu hình lại FPGA lặp lại trong Intel Agilex® 7 SoC FPGA?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong thiết bị Intel Agilex® 7 SoC FPGA Rev A, sau khi cấu hình lại FPGA thành công, u-boot có thể tạm dừng sau một số lần định cấu hình lại FPGA lần.

    Số lượng FPGA định cấu hình lại không xác định.

     

     

    Độ phân giải

    Để giải quyết vấn đề này, vui lòng làm theo các bước dưới đây.

    Biên dịch một dự án trong bản phần mềm Intel® Quartus® Prime Pro phiên bản 19.4 xây dựng 41 hoặc sau đó. Và hãy chắc chắn rằng bạn có qdb khả dụng và tất cả các tệp chưa được nén.

    Tải xuống kịch bản tcl và chạy lệnh

    Tải xuống u2b_eco.tcl

    quartus_cdb -t u2b_eco.tcl < tên dự án>

    quartus_asm < dự án >.qpf

    Lưu ý: Lệnh đầu tiên chạy tập tin lệnh để thay thế CÁC PHÁN TRONG dự án Quartus, và lệnh thứ hai chạy lại bộ lắp ráp để hồi sinh sof.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.