Trong một số trường hợp, tần số đồng hồ HPS MPU có thể khác với những gì người dùng đã chọn trong Qsys.
Vấn đề này là do trình chỉnh sửa bsp không chính xác sử dụng thông tin giao hàng để tạo cài đặt bộ chia PLL c0 chính được Bộ tải sẵn sử dụng.
Sự cố không xảy ra trên tất cả các cấu hình đồng hồ, nhưng chỉ đối với một số cấu hình yêu cầu bộ chia PLL c0 k chính được thay đổi từ giá trị mặc định là 1. Người dùng có thể kiểm tra xem cấu hình có bị ảnh hưởng bằng cách thực hiện các bước sau:
o Xem tệp giao nộp có tên hps.xml cho tham số được gọi là main_pll_c0_internal
o Tìm kiếm preloader/generated/pll_config.h cho các tham số sau: CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT, CONFIG_HPS_ALTERAGRP_MPUCLK
o Nếu hai giá trị phân cách sau bằng nhau, thì vấn đề không có mặt:
· value1 = (main_pll_c0_internal 1)
· value2 = (CONFIG_HPS_ALTERAGRP_MPUCLK 1) x (CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT 1)
Sự cố này đã được khắc phục trong phần mềm Tiêu chuẩn Quartus® Prime phiên bản 16.1.