ID bài viết: 000086356 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/11/2020

Tại sao cấu hình FPGA không thành công từ Linux / U-Boot và khiến HPS bị treo trên các thiết bị Intel® Stratix® 10 SX khi tôi sử dụng luồng bit pha 1 và pha 2 có bật RSU được tạo từ các phiên bản Phần mềm Intel® Quartus® Prime khác nhau?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 20
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Tại sao cấu hình FPGA không thành công từ Linux / U-Boot và khiến HPS bị treo trên các thiết bị Intel® Stratix® 10 SX khi tôi sử dụng luồng bit pha 1 và pha 2 có bật RSU được tạo từ các phiên bản Phần mềm Intel® Quartus® Prime Pro Edition khác nhau?

    Trộn các luồng bit pha 1 và pha 2 được tạo từ các phiên bản Phần mềm Prime Pro Edition Intel® Quartus® khác nhau là trường hợp sử dụng không được hỗ trợ.

    Độ phân giải

    Sự cố này được khắc phục bắt đầu từ Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 20.4.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Intel® Stratix®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.