Tại sao cấu hình FPGA không thành công từ Linux / U-Boot và khiến HPS bị treo trên các thiết bị Intel® Stratix® 10 SX khi tôi sử dụng luồng bit pha 1 và pha 2 có bật RSU được tạo từ các phiên bản Phần mềm Intel® Quartus® Prime Pro Edition khác nhau?
Trộn các luồng bit pha 1 và pha 2 được tạo từ các phiên bản Phần mềm Prime Pro Edition Intel® Quartus® khác nhau là trường hợp sử dụng không được hỗ trợ.
Sự cố này được khắc phục bắt đầu từ Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 20.4.