ID bài viết: 000086348 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 25/09/2018

CẢNH BÁO: **.vcd(**): Khai báo $scope/$upscope không cân bằng hoặc thiếu

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® Bộ phân tích Logic Signal Tap
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong trình phân tích logic Signal Tap phiên bản 17.1, bạn có thể thấy cảnh báo này khi chuyển đổi tệp Value Change Dump (VCD) thành tệp Wave Log Format (WLF).

Việc chuyển đổi sẽ thành công nhưng bus đi kèm trong tệp WLF không hiển thị giá trị chính xác. Bạn chỉ có thể xem bus như trong các bit riêng lẻ.

Độ phân giải

Bạn chỉ có thể xem bus như trong các bit riêng lẻ trong tệp WLF.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.