ID bài viết: 000086338 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 21/06/2017

Lỗi nội bộ: Hệ thống con: VPR20KMAIN, Tập tin: /quartus/fitter/vpr20k/vpr_common/place_constraints.c, Dòng: 879

Môi Trường

  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong phần mềm Quartus® Prime phiên bản Tiêu chuẩn phiên bản 17.0 trở lên, bạn có thể thấy lỗi nội bộ này nếu thiết kế của bạn chứa các khu vực Định cấu hình lại một phần và bạn vi phạm các quy tắc khuyến mãi toàn cầu được nêu trong Bảng 4-2 của chương sổ tay Định cấu hình lại một phần có thể được truy cập từ liên kết sau.

    /content/dam/altera-www/global/en_US/pdfs/literature/hb/qts/qts-qps-handbook.pdf

     

    ... và bạn vi phạm các quy tắc quảng bá toàn cầu được cung cấp trong Loại tín hiệu được hỗ trợ để lái xe mạng đồng hồ trong phần Khu vực PR của Chương Thiết kế cấu hình lại một phần của sổ tay Tiêu chuẩn Quartus Prime.

    Độ phân giải

    Để tránh xảy ra lỗi này, bạn phải đảm bảo rằng bạn tuân thủ các quy tắc khuyến mãi toàn cầu được nêu trong Bảng 4-2 của chương sổ tay Lập kế hoạch thiết kế cho Định cấu hình lại một phần

    Vấn đề này được lên lịch sẽ được giải quyết trong bản phát hành trong tương lai của phần mềm Quartus Prime phiên bản Tiêu chuẩn

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Stratix® V
    FPGA Arria® V và FPGA SoC
    FPGA Cyclone® V và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.