ID bài viết: 000086334 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/06/2017

Tại sao thanh ghi đầu ra Stratix IV và dcfifo của tôi được xóa trong quá trình xác định sclr trong quá trình mô phỏng chức năng?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • IP FPGA Intel® FIFO
  • Mô phỏng, Gỡ lỗi và Xác minh
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong mô hình mô phỏng Stratix® IV scfifo và dcfifo, thanh ghi đầu ra sẽ được xóa không chính xác trong quá trình xác định đầu vào sclr.


    Độ phân giải

    Trong mô phỏng phần cứng và cấp cổng, thanh ghi đầu ra sẽ giữ lại giá trị trước đó.

    Vấn đề này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Quartus Prime phiên bản Tiêu chuẩn.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® IV

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.