ID bài viết: 000086279 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/05/2019

Lỗi trình biên dịch: Gọi chức năng không được công nhận: trong biên dịch OpenCL với mã RTL tùy chỉnh với Cyclone V Soc BSP

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong phần mềm Quartus® Prime và Intel® FPGA SDK cho OpenCL™ phiên bản 14.1 trở lên cho nền tảng SoC Cyclone V, khi tích hợp mô-đun RTL tùy chỉnh vào thiết kế OpenCL, việc biên dịch có thể bị lỗi với nền tảng SoC Cyclone® V chỉ cho lỗi dưới đây: -

     

    Lỗi trình biên dịch: Gọi chức năng không được công nhận: acl.external.iowr.i1.si32.p4si32

    Độ phân giải

    Sự cố này đã được khắc phục trong phần mềm Quartus® Prime và Intel® FPGA SDK cho OpenCL™ phiên bản 17.0 cho nền Cyclone V SoC.

    Như một cách giải quyết, người dùng có thể mở tệp cyclonev_tsm.xml và thêm vào mã bên dưới, mã này cũng có sẵn trong nền Stratix® V.

     

    < giá trị dung lượngmin="1"/>

     

    < giá trị dung lượngmin="1"/>

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.