ID bài viết: 000086267 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/03/2020

Tại sao ví dụ thiết kế Máy chủ ổ cắm đơn giản Nios® II của tôi không thể tự động thương lượng ở tốc độ 1G?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Bộ thiết kế nén Intel® Nios® II (EDS)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do khoảng thời gian chờ mặc định trong mẫu Máy chủ ổ cắm đơn giản, có khả năng tự động thương lượng ở tốc độ 1G có thể không thành công trong các thiết bị Cyclone® V, Cyclone® 10 và Max® 10.

    Độ phân giải

    Để khắc phục sự cố này, người dùng được yêu cầu sửa đổi mã nguồn BSP để tăng độ trễ thời gian chờ đàm phán tự động và biên dịch lại để tạo tệp ELF mới bằng cách sử dụng hướng dẫn bên dưới.

    Mở tệp sau trong thư mục dự án:

    .. /software/<project_name_bsp>/drivers/src/altera_avalon_tse.c

    Thay đổi độ trễ thời gian chờ từ "usleep(1000)" thành "usleep(5000)" như được hiển thị trong phần tiếp theo của mã:

    alt_32 alt_tse_phy_restart_an(alt_tse_phy_info *pphy, alt_u32 timeout_threshold) {

    ........................................

    Trong khi(alt_tse_phy_rd_mdio_reg(pphy, TSE_PHY_MDIO_STATUS, TSE_PHY_MDIO_STATUS_AN_COMPLETE, 1) == 0 ){


    if(timeout > timeout_threshold) { tse_dprintf(4, "WARNING : PHY[%d.%d] - Auto-Negotiation FAILED\n", mac_group_index, mac_info_index);

    /* Khôi phục địa chỉ MDIO trước đó */

    alt_tse_phy_wr_mdio_addr(pphy, mdioadd_prev);

    trả lại TSE_PHY_AN_NOT_COMPLETE;


    }


    ngủ (5000); Cập nhật từ USLEEP(1000)

    }

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    Intel® Cyclone®
    CPLD và FPGA Intel® MAX®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.