ID bài viết: 000086154 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 09/04/2018

Lỗi nội bộ: Hệ thống con: LAB, Tập tin: /quartus/legality/lab/lab_nd_config_creator_module.cpp, Dòng: 970

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong bản cập nhật phần mềm Intel® Quartus® Prime Pro phiên bản 17.1 Bản cập nhật 2 trở lên, bạn có thể thấy lỗi này khi biên dịch thiết kế Intel Stratix® 10 sử dụng phân vùng thiết kế. Lỗi này xảy ra khi bạn có cổng phân vùng chưa kết nối.

    Độ phân giải

    Để giải quyết vấn đề này, hãy đảm bảo rằng tất cả các cổng phân vùng đều được kết nối với logic.

    Sự cố này đã được khắc phục bắt đầu với phiên bản 18.0 của phần mềm Intel Quartus Prime phiên bản Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.