Do có vấn đề trong phần mềm Quartus® II phiên bản 12.1 SP1 và trước đó, các tệp HDL Verilog được tạo ra từ các tệp thiết kế khối biểu đồ (.bdf) có thể không mô phỏng chính xác. Vấn đề này xảy ra khi các thiết kế dạng biểu đồ chứa Altera® nguyên thủy. Các tập tin HDL Verilog được tạo ra từ biểu đồ đề cập đến các nguyên thủy này bằng cách sử dụng tất cả các chữ cái viết hoa. Thư viện mô phỏng HDL Verilog dành cho các phần nguyên thủy này sử dụng tất cả các chữ cái chữ thường thấp hơn. Ví dụ: các tệp HDL Verilog được tạo ra từ biểu đồ có thể bao SRFFgồm mô-đun , trong khi các thư viện mô phỏng bao gồm mô-đun srff.
Để giải quyết vấn đề này, chỉnh sửa bất kỳ tệp Verilog HDL nào được tạo từ thiết kế biểu đồ và thay đổi tham chiếu Altera nguyên thủy từ tất cả trường hợp trên sang tất cả các chữ cái trường hợp thấp hơn.