ID bài viết: 000085998 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 18/05/2021

Lỗi nội bộ: Hệ thống con: LVDS, Tập tin: /quartus/periph/lvds/lvds_gen6.cpp, Dòng: 787

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 20.3 trở lên, bạn có thể thấy lỗi nội bộ ở giai đoạn Fitter khi có PLL được kết nối với nhiều IP LVDS với kênh outclk trong cùng một ngân hàng IO. Sự cố này chỉ ảnh Intel® Arria® thiết bị 10.

    Độ phân giải

    Sự cố này đã được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime Phiên bản Pro phiên bản 21.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.