ID bài viết: 000085957 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/02/2006

Tại sao thời gian kiểm tra của tệp lập trình/cấu hình của tôi thay đổi khi tôi thêm cấp độ hệ thống phân cấp vào thiết kế của mình, nhưng không thêm bất kỳ logic bổ sung nào? (MAX PLUS® II, Quartus)

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Sự thay đổi trong kiểm tra là kết quả của những thay đổi nhỏ trong MAX PLUS II hoặc Quartus thuật toán tổng hợp do thay đổi hệ thống phân cấp thiết kế. Tuy nhiên, cả hai tệp lập trình/cấu hình vẫn chính xác và có thể sử dụng tệp để chương trình/cấu hình thiết bị.

Ví dụ: bạn có thể thấy một bảng kiểm tra khác cho lập trình/cấu hình tập tin nếu bạn có thiết kế cấp thấp hơn, tạo một biểu tượng cho nó và khởi tạo biểu tượng đó trong tệp thiết kế cấp cao hơn, nơi bạn chỉ kết nối đầu vào và đầu ra với chân (ví dụ: bạn không thêm bất kỳ logic bổ sung nào). Thêm "wrapper" vào tệp thiết kế có thể thay đổi tệp lập trình/cấu hình kết quả sao cho séc sẽ thay đổi.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.