ID bài viết: 000085951 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 10/12/2012

Tại sao tôi nhận được thông báo cảnh báo về các bài tập Fitter không hợp lệ ALTDDIO_IN năng ALTDDIO_BIDIR lớn?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong phần mềm Quartus® II phiên bản 12.1 trở lên, bạn có thể thấy thông báo cảnh báo cho các bài tập Fitter không hợp lệ khi sử dụng ALTDDIO_IN hoặc ALTDDIO_BIDIR siêu chức năng nếu thiết kế của bạn nhắm mục tiêu vào dòng thiết bị không có thanh ghi đầu vào DDR chuyên dụng. Trong các họ thiết bị này, thanh ghi đầu vào DDR được triển khai với ba thanh ghi phần tử logic nội bộ (LE).

Độ phân giải

Các thông báo cảnh báo có thể được bỏ qua một cách an toàn vì tác vụ chuyển DDIO_INPUT_REGISTER không hợp lệ cho các thiết bị không có thanh ghi đầu vào DDR chuyên dụng. Tham khảo sổ tay tương ứng của thiết bị để biết thêm thông tin.

Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành phần mềm Quartus II trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 6 sản phẩm

FPGA Cyclone®
FPGA Cyclone® II
FPGA Cyclone® III
FPGA Cyclone® III LS
FPGA Cyclone® IV E
FPGA Cyclone® IV GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.