ID bài viết: 000085925 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/03/2017

Tại sao tôi thấy một dữ liệu đọc thêm xác nhận hợp lệ trên giao diện INTEL® ARRIA® 10 FPGA EMIF MMR?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Nếu bộ điều khiển bộ nhớ Intel® Arria® 10 FPGA Intel® FPGA IP của bạn có bật giao diện MMR, bạn có thể nhận thấy rằng đôi khi tín hiệu mmr_readdatavalid càng tốt ngay cả khi không có lệnh đọc nào được phát hành.

     

    Kết mmr_readdatavalid xuất phát từ lệnh đọc nội bộ của bộ điều khiển bộ nhớ và có thể khiến giao diện máy chủ Avalon® ghi lại dữ liệu đọc sai.

    Độ phân giải

    Giao diện Avalon chủ lưu trữ của bạn chỉ được chấp nhận mmr_readdatavalid theo các yêu cầu sau:

    • mmr_readdatavalid trả về một chu kỳ sau khi gửi yêu cầu đọc cho MMR register ecc1, ecc2, ecc3, ecc4.
    • mmr_readdatavalid trả về ba chu kỳ sau khi phát hành yêu cầu đọc cho tất cả các thanh ghi MMR khác ngoài ecc1, ecc2, ecc3, ecc4.

    Ví dụ: Giao diện Avalon chủ lưu trữ của bạn chỉ được chấp nhận mmr_readdatavalid một chu kỳ xung xung sau khi gửi yêu cầu đọc để đăng ký ecc1 ( với mmr_waitrequest tín hiệu thấp).

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA SoC Intel® Arria® 10 SX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.