ID bài viết: 000085922 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/01/2016

Tại sao IP cứng Altera cho PCI Express của tôi không thể nhập vòng lặp tuân thủ ở chế độ Thế hệ thứ 3?

Môi Trường

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Lõi IP cứng Altera® cho PCI® Express sẽ không vào chế độ vòng lặp tuân thủ ở tốc độ Gen3 nếu tuân thủ nhận được bit trong không gian đăng ký cấu hình, chưa được thiết lập bởi chính loopback.
Độ phân giải Để tuân thủ Thông số kỹ thuật PCI Express, hãy đảm bảo rằng tập hợp chính loopback của bạn, việc tuân thủ nhận được bit một cách chính xác.

Bài viết liên quan

Các sản phẩm liên quan

Bài viết này áp dụng cho 7 sản phẩm

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 SX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.