ID bài viết: 000085914 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/10/2009

Lỗi nghiêm trọng: Vi phạm truy cập, Mô-đun: quartus_map.exe, Theo dõi ngăn xếp: TIS_PLL_UTIL::get_normal_input_compensation_delay 0x48 (tsm_tis)

Môi Trường

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Lỗi này có thể xảy ra trong phần mềm Quartus® II phiên bản 9.0, nếu bật tối ưu hóa Tổng hợp vật lý cho dự án của bạn và thiết kế của bạn có chứa PLL với kết nối đồng hồ tham chiếu bất hợp pháp.

    Để giải quyết vấn đề này, hãy làm theo các bước sau:

    1. Vô hiệu hóa tối ưu hóa tổng hợp vật lý cho dự án của bạn và biên dịch lại thiết kế của bạn.
    2. Kiểm tra báo cáo Phân tích & Tổng hợp của bạn để xác định bất kỳ PLLs nào có kết nối đồng hồ tham chiếu bất hợp pháp.
    3. Sửa các lỗi kết nối này và biên dịch lại thiết kế của bạn.
    4. Sau khi bạn đã sửa các kết nối bất hợp pháp, bạn có thể bật tối ưu hóa Tổng hợp Vật lý một lần nữa cho dự án Quartus II của mình.

    Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.