Bạn sẽ thấy thông báo cảnh báo quan trọng này nếu bạn biên dịch Bộ điều khiển DDR3 với UniPHY với các tác vụ sau. Trong trường hợp này, phần mềm Quartus® II không thể tìm thấy pll_config_clock.
set_global_assignment -name EXTRACT_VERILOG_STATE_MACHINES OFF
Phần mềm Quartus II sẽ tìm kiếm *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE tìm kiếm tài pll_config_clock.
Trạng thái này sẽ biến mất nếu bạn không cho phép tạo máy. Do đó, phần mềm Quartus® II không thể tìm thấy đồng hồ.
Sự cố này đã được khắc phục Intel® Quartus® prime phiên bản Phần mềm phiên bản 13.1.