ID bài viết: 000085819 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/06/2014

Có bất kỳ vấn đề nào đã biết khi cố gắng mô phỏng phần mềm Quartus II phiên bản 12.1 hoặc 12.1sp1 10GBASE-KR PHY IP trong Cadence ncsim?

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có thể, nếu bạn thử và mô phỏng phần mềm Quartus® II phiên bản 12.1 hoặc 12.1sp1 10GBASE-KR PHY Intel® FPGA IP trong Cadence NCSIM, các lỗi sau đây có thể gặp phải:

Lỗi:
...
ncelab: *W,STARMT: @* này mở rộng sang danh sách trống, sẽ không bao giờ thức tỉnh.
ncelab: *W,STARMT: @* này mở rộng sang danh sách trống, sẽ không bao giờ thức tỉnh.
ncelab: *E,CUVMOC: sự kết hợp bất hợp pháp của các sự khác nhau và lưới trong biểu thức nối kết nối với một cổng đầu ra.
...

Độ phân giải

Để giải quyết vấn đề này, hãy sao chép tệp đính lt_tx_data.sv vào thư mục sau:

xcvr_10gbase_kr_sim/altera_xcvr_10gbase_kr/cadence/

Sự cố này sẽ được khắc phục trong phiên bản tương lai của phiên bản 10GBASE-KR PHY Intel FPGA IP.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Stratix® V GX
FPGA Stratix® V

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.