ID bài viết: 000085689 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 27/08/2013

Cảnh báo (12030): Cổng "rx_dpa_lock_reset" trên tính năng bắt đầu thực thể của "ALTLVDS_RX_component" được kết nối với tín hiệu chiều rộng 1. Độ rộng chính thức của tín hiệu trong mô-đun là <number_of_channels>. Các bit bổ sung sẽ được điều...

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Siêu chức năng ALTLVDS_RX trong phần mềm Quartus® II phiên bản 10.0 không chính xác tạo ra số lượng cổng đầu vào bắt buộc cho rx_dpa_lock_reset.  Cổng này nên có chiều rộng bằng số lượng kênh.

    Để giải quyết vấn đề này, hãy mở tệp biến thể HDL của ALTLVDS_RX năng siêu chức năng trong thiết kế của bạn và chỉnh sửa thủ công độ rộng cổng của rx_dpa_lock_reset.

    Độ rộng cổng nên tuân theo định dạng [number_of_channels-1:0].

    Độ phân giải Sự cố này đã được khắc phục trong phần mềm Quartus II phiên bản 10.1.

    Bài viết liên quan

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 5 sản phẩm

    FPGA Stratix® IV E
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® III
    FPGA Arria® II GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.