ID bài viết: 000085612 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 08/04/2014

Tại sao tín hiệu tx_datak đề cập đến dữ liệu nhận được cho các thiết bị Arria V, Cyclone V và Stratix V trong Hướng dẫn Sử dụng Bộ thu phát Altera IP PHY?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sai lầm trong "Bảng 9-12: Tín hiệu giao diện Avalon-ST TX" và "Bảng 11-8: giao diện Avalon-ST TX" của Bộ thu phát Altera Hướng dẫn sử dụng Lõi PHY IP (PDF) tín hiệu tx_datak đề cập đến dữ liệu nhận được cho các thiết bị Arria®® V, Cyclone® V và Stratix® V.

    Tín tx_datak của bạn chỉ nên tham khảo dữ liệu truyền.

    Độ phân giải

    Những vấn đề này sẽ được khắc phục trong phiên bản tương lai của Hướng dẫn Sử dụng Bộ thu phát Altera PHY IP Core (PDF).

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 12 sản phẩm

    FPGA SoC Cyclone® V ST
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V GT
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST
    FPGA Arria® V GZ
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.