ID bài viết: 000085612 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 08/04/2014

Tại sao tín hiệu tx_datak đề cập đến dữ liệu đã nhận cho các thiết bị Arria® V, Cyclone® V và Stratix® V trong Hướng dẫn sử dụng IP PHY của Bộ thu phát Altera?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do những sai lầm trong "Bảng 9-12: Tín hiệu giao diện Avalon-ST TX" và "Bảng 11-8: Giao diện Avalon-ST TX" của Hướng dẫn sử dụng Lõi IP PHY Bộ thu phát Altera® (PDF), tín hiệu tx_datak đề cập đến dữ liệu đã nhận cho các thiết bị Arria® V, Cyclone® V và Stratix® V.

Tín hiệu tx_datak chỉ nên đề cập đến dữ liệu truyền.

Độ phân giải

Các sự cố được khắc phục bắt đầu từ phiên bản 14.1 của Hướng dẫn Sử dụng Lõi IP PHY Bộ thu phát Altera (PDF).

Các sản phẩm liên quan

Bài viết này áp dụng cho 12 sản phẩm

FPGA Arria® V GT
FPGA Stratix® V GX
FPGA Arria® V GX
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GT
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GZ

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.