Sự cố quan trọng
Nếu bạn sử dụng phần mềm Quartus II phiên bản 13.0 DP2 hoặc 13.0 SP1 để tạo ra một thiết kế nhắm mục tiêu Arria thiết bị Arria V A1, A3 hoặc C3, và bạn sử dụng các chân hỗ trợ tiêu chuẩn LVDS I/O ở I/O phù hợp ngân hàng cho các mục đích khác với đầu vào xung giờ vòng lặp khóa pha (PLL) chân, phần cứng được tạo FPGA có thể không hoạt động chính xác.
Bạn phải gán các chân hỗ trợ tiêu chuẩn LVDS I/O trong ngân hàng I/O phải làm chỉ chân đầu vào đồng hồ PLL. Phần mềm Quartus II phiên bản 13.0 DP2 hoặc 13.0 SP1 không phát hành thông báo lỗi cho các bài tập không chính xác cho các chân hỗ trợ tiêu chuẩn LVDS I/O này.