ID bài viết: 000085526 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Hệ thống Stratix® II có hạn chế tốc độ dữ liệu đối với các kênh I/O vi phân tốc độ cao đối với gói 1508 chân không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Trước phiên bản 3.1 của Stratix® II Handbook volume 2 chapter 5 High-Speed Differential I/O Interfaces với DPA trong Stratix II Thiết bị cho biết các kênh có hơn 23 hàng cách FPLLs trung tâm (không bao gồm hàng xung giờ tham chiếu) không thể hoạt động ở tốc độ 1Gbps cho các thiết bị được cung cấp trong gói 1508 chân. Tuy nhiên, Altera® thực hiện đặc tính hơn nữa và tăng hiệu suất cho các kênh tốc độ chậm lên hơn 1Gbps (-3,-4)/840Mbps(-5).

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® II

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.