ID bài viết: 000085518 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/11/2014

Tại sao tùy chọn "Hiển thị chân giao diện cứng PCIe" trong trình lập kế hoạch chân cho biến thể thiết bị Cyclone® V GX (5CGXFC5C6U19A7) chỉ hiển thị một IP cứng PCIe?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong bản cập nhật phần mềm Quartus® II phiên bản 13.1 4 trở lên, biến thể thiết bị "Hiển thị PCIe Hard Interface Chân" cho biến thể thiết bị Cyclone® V GX (5CGXFC5C6U19A7) chỉ hiển thị một IP cứng PCIe®.

     

    Độ phân giải

    Biến thể thiết bị này hỗ trợ hai IP cứng PCIe cứng tại các địa điểm sau

    Vị trí IP CỨNG PCIe thứ nhất AA2/AA1(Bộ thu), Y4/Y3(Bộ phát) nPERSTL1 PIN_R17
    Vị trí IP CỨNG PCIe thứ 2 D4/D3(Máy thu), C2/C1(Bộ phát) nPERSTL0 PIN_R16

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Cyclone® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.