ID bài viết: 000085463 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 27/08/2013

Cảnh báo: Thời gian đồng hồ được chỉ định cho đồng hồ đầu ra PLL <pll clock="" output=""> phải lớn hơn hoặc bằng <clock period=""> cho I/O đầu ra <pll clock="" output="">.</pll></clock></pll>

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể nhận được thông báo cảnh báo này nếu thiết kế của bạn đang sử dụng lược đồ đồng hồ nâng cao mà bộ phân tích thời gian cổ điển không hỗ trợ. Ví dụ: thông báo cảnh báo có thể xảy ra nếu bạn triển khai thiết kế của mình với siêu chức năng Ethernet tốc độ gấp ba và đang sử dụng Trình phân tích thời gian cổ điển trong quá trình biên dịch.

Để tránh thông báo cảnh báo này, hãy sử dụng TimeQuest Timing Analyzer trong quá trình phân tích thời gian.  Classic Timing Analyzer được hỗ trợ lần cuối trong phần mềm Quartus® II phiên bản 10.0.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Cyclone® III

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.