ID bài viết: 000085387 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tôi thấy ngưng sản xuất trong loạt dữ liệu đọc trên bus mem_dq ngay cả khi tôi không thay đổi địa chỉ hàng trong quá trình hoạt động đọc bằng DDR3 SDRAM UniPHY và bộ điều khiển dựa trên Altmemphy?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi triển khai DDR3 SDRAM UniPHY và bộ điều khiển bộ nhớ dựa trên Altmemphy, người dùng sẽ nhận thấy rằng trong quá trình hoạt động đọc, bus mem_dq không cho burst liên tục ngay cả khi không có thay đổi địa chỉ hàng. Bạn cũng sẽ thấy hành vi này trong mô phỏng.

    Độ phân giải

    Bạn cần cập nhật thủ công CFG_RDBUFFER_ADDR_WIDTH hdl alt_mem_ddrx_controller.v để khắc phục vấn đề này.

    Đặt CFG_RDBUFFER_ADDR_WIDTH thành:
    Tỷ lệ đầy đủ - 8
    Nửa tỷ lệ - 7
    Tỷ lệ quý - 6

    Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus® II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 8 sản phẩm

    FPGA Stratix® V GX
    FPGA Stratix® III
    FPGA Stratix® IV GT
    FPGA Stratix® IV GX
    FPGA Stratix® IV E
    FPGA Stratix® V GT
    FPGA Stratix® V E
    FPGA Stratix® V GS

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.