ID bài viết: 000085383 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/03/2016

Tôi nên làm gì khi lõi JESD204B không đáp ứng thời gian thiết lập trong các Arria thiết bị V GT và ST?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong phần mềm Quartus® II phiên bản 15.0, lõi IP JESD204B có thể không đáp ứng thời gian thiết lập ở tốc độ dữ liệu trên 7,50Gbps (tốc độ xung xung liên kết lõi IP trên 187,5MHz) trong các thiết bị Arria® V GT và ST.

    Độ phân giải

    Để đóng thời gian, hãy sử dụng các cài đặt sau:

    • Chế độ tối ưu hóa: Hiệu suất (Nỗ lực Cao - tăng thời gian chạy)
    • Cài đặt nâng cao (Bộ chỉnh)
      • Nỗ lực Fitter: Tiêu chuẩn Phù hợp
      • Thực hiện Phân tích Cu liên kết Đo tốc độ trong quá trình định tuyến: Bật
      • Thực hiện tổng hợp vật lý cho Logic kết hợp cho hiệu suất: Bật
      • Thực hiện sao chép đăng ký cho Hiệu suất: Bật
      • Thực hiện thanh toán lại đăng ký cho Hiệu suất: Bật
      • Hệ số nhân nỗ lực vị trí: 4.0
      • Mức độ tối ưu hóa thời gian bộ định tuyến: Tối đa

    Nếu lỗi thời gian vẫn tồn tại, hãy thực hiện các hành động sau:

    • Hạn chế quá mức đồng hồ liên kết (tên miền xung mạch lõi IP) bằng 10-15% trong tệp Hạn chế thiết kế Synopsys (.sdc) của người dùng và đóng thời gian ở tần số được nhắm mục tiêu trong TimeQuest. Ví dụ: nếu xung xung liên kết 187,5MHz được tạo ra bởi PLL lõi, hạn chế xung xung tham chiếu PLL lõi 187,5MHz (tên đồng hồ là device_clk) với 260MHz (12%) sử dụng lệnh create_clock:

    đặt current_exe == $::TimeQuestInfo(nameofexecutable)

    nếu { == "quartus_fit"} {

    create_clock -name device_clk -period 3,85 [get_ports device_clk]

    } khác {

    create_clock -name device_clk -period 5.33 [get_ports device_clk]

    }

    • Sử dụng Design Space Explorer II để thực hiện quét hạt giống phù hợp hơn để xác định số Hạt giống vị trí ban đầu của Fitter tối ưu.
    Tốc độ dữ liệu cao nhất của lõi IP JESD204B cho các thiết bị Arria V GT và ST là 7,50Gbps trong các phiên bản tương lai của phần mềm Quartus II.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Arria® V và FPGA SoC
    FPGA Arria® V GT
    FPGA SoC Arria® V ST

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.