ID bài viết: 000085374 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/01/2014

Tần số hoạt động tối đa cho giao diện bộ nhớ ngoài bằng PHY tùy chỉnh là gì?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả Thông số kỹ thuật tần số mạng đồng hồ toàn cầu tối đa được hỗ trợ là 717 MHz cho các thiết bị Stratix® V tốc độ nhanh nhất. Do đó, tần số đạt được tối đa cho giao diện bộ nhớ ngoài tùy chỉnh sử dụng PHY tùy chỉnh và mạng đồng hồ toàn cầu là 717MHz.
    Độ phân giải

    Để tạo giao diện chạy ở tần số cao hơn 717 MHz, hãy sử dụng bộ điều khiển bộ nhớ dựa trên UniPHY. Họ sử dụng mạng xung giờ PHY (PHYCLK) có thể hoạt động lên đến 800 MHz.

    Để biết thêm thông tin về mạng PHYCLK, hãy tham khảo Giao diện Bộ nhớ ngoài trong chương Thiết bị Stratix V trong tập 2 của Sổ tay Thiết bị Stratix V.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.