ID bài viết: 000085369 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 09/07/2014

Tại sao IP cứng cho giao diện PCI Express 128-bit Avalon-MM TX không truyền các gói trong mô phỏng?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Mô phỏng
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi mô phỏng IP cứng cho giao diện Avalon-MM PCI Express® 128-bit trong phần mềm Quartus® II phiên bản 14.0 trở về trước, thiết bị được kiểm tra (DUT) không thể truyền bất kỳ gói nào từ bus Avalon-MM đến liên kết PCIe.

    Sự cố này là do khai báo chiều rộng không chính xác của tín hiệu điều khiển trong đường dẫn dữ liệu truyền. Các tín hiệu điều khiển được khai báo là 5 bit, nhưng chỉ có 4 bit được điều khiển trong testbench. Bit quan trọng nhất không được điều khiển và trở thành "x" trong mô phỏng.

    Độ phân giải

    Để khắc phục sự cố này, hãy làm theo các bước dưới đây:

    1. Mở tệp altpciexpav128_cr_rp.v
    2. Tìm các dòng
      • dây [4:0] tx_low64_fifo_wrusedw
      • dây [4:0] tx_hi64_fifo_wrusedw
    3. Thay đổi dòng thành
      • dây [3:0] tx_low64_fifo_wrusedw
      • dây [3:0] tx_hi64_fifo_wrusedw

    Sự cố dự kiến sẽ được khắc phục trong bản phát hành tương lai của phần mềm Quartus® II.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 15 sản phẩm

    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.