Mô tả
Ánh xạ giữa các chân đồng hồ đầu vào, đầu ra bộ đếm PLL và đầu vào khối điều khiển đồng hồ như sau cho các thiết bị Stratix® III Stratix IV:
-
inclk[0] và inclk[1]—có thể được cho ăn bởi bất kỳ trong bốn chân đồng hồ chuyên dụng ở cùng một bên của thiết bị
-
inclk[2]—có thể được cho ăn bởi các bộ đếm PLL C0 và C2 từ hai PLLs trung tâm ở cùng một bên của thiết bị
-
inclk[3]—có thể được các bộ đếm PLL C1 và C3 cho ăn từ hai PLLs trung tâm ở cùng một bên của thiết bị
Để lựa chọn linh động các nguồn đồng hồ này, bạn có thể sử dụng siêu chức năng ALTCLKCTRL trong thiết kế của mình.
CÁC CHÂN cắm góc (L1, L4, R1 và R4) và các chân đầu vào xung giờ tương ứng (PLL_L1_CLK và v.v.) không hỗ trợ lựa chọn động cho mạng GCLK.
Lựa chọn nguồn xung giờ cho mạng GCLK và RCLK từ PLLs góc (L1, L4, R1 và R4) và chân đầu vào xung giờ tương ứng (PLL_L1_CLK và v.v. ) được kiểm soát tĩnh bằng cách sử dụng cài đặt bit cấu hình trong tệp cấu hình (.sof hoặc .pof) được tạo bởi phần mềm Quartus® II.