ID bài viết: 000085337 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao có sự chuyển đổi ở mức điện áp chế độ phổ biến của chân âm của đầu vào SSTL vi phân hoặc HSTL với bật Parallel OCT trong các thiết bị Stratix III và Stratix IV?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Phần mềm Quartus® II phiên bản 8.1 và 9.0 vô hiệu hóa Parallel OCT không chính xác trên chân âm của đầu vào vi phân. Sự cố này xảy ra khi sử dụng các tiêu chuẩn IO SSTL hoặc HSTL vi phân ngay cả khi có bật Parallel OCT.

Vấn đề này chỉ ảnh hưởng Stratix® III và Stratix IV.

Để khắc phục vấn đề này trong phần mềm Quartus II phiên bản 8.1 hoặc 9.0, tải xuống và cài đặt một trong các bản vá sau:

Bản vá Quartus II 8.1 0.55 cho máy tính

Quartus II 8.1 Patch 0.55 cho PC readme.txt

Bản vá Quartus II 8.1 0.55 cho Linux

Bản vá Quartus II 8.1 0.55 cho Linux readme.txt

 

Bản vá Quartus II 9.0 0.03 cho máy tính

Bản vá Quartus II 9.0 0.03 cho pc readme.txt

Bản vá Quartus II 9.0 0.03 cho Linux

Bản vá Quartus II 9.0 0.03 cho Linux readme.txt

Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® III

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.