ID bài viết: 000085335 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Sau <x> chân sử dụng điốt kẹp trên chip nhưng VCCIO ngân hàng I/O không phải là 3,3V</x>

Môi Trường

  • PCI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Thông báo này xảy ra vì phần mềm Quartus® II cho phép điốt kẹp PCI chỉ được bật cho các chân I/O sử dụng tiêu chuẩn I/O 3,3V.

    Để giải quyết hạn chế này đối với các chân đầu vào trong ngân hàng I/O 2.5V, xác định chân là tiêu chuẩn I/O 3,3V. Được phép này vì đầu vào 3.3V được phép trong ngân hàng I/O 2,5V.  Phần mềm biên dịch thành công thiết kế dẫn đến một chân đầu vào với điốt kẹp 2,5 V. Altera® không hỗ trợ ứng dụng này vì điốt kẹp PCI chỉ dành cho sử dụng trong tiêu chuẩn I/O 3,3V. Không có kế hoạch cung cấp các mô hình IBIS cho việc triển khai này.

    Bắt đầu với phiên bản 7.1, thông điệp phần mềm Quartus II được cải thiện cho trường hợp này.

     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® II

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.