ID bài viết: 000085296 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 01/10/2013

Tại sao tôi lại thấy tần số xung lượng đầu ra không chính xác khi mô phỏng siêu chức năng Altera_PLL?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả Do một lỗi trong các mô hình mô phỏng trong phần mềm Quartus® II thông qua phiên bản 12.0, nếu bạn kích hoạt nhiều đồng hồ đầu ra trong siêu chức năng Altera_PLL, kết quả mô phỏng có thể hiển thị tần số đầu ra không chính xác.  Điều này chỉ ảnh hưởng đến việc tính tần số đồng hồ đầu ra trong mô phỏng, phần cứng không bị ảnh hưởng.
    Độ phân giải Vấn đề này được khắc phục trong phần mềm Quartus II phiên bản 12.0sp1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 10 sản phẩm

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.