ID bài viết: 000085273 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tín hiệu "fixedclk_locked" giữ ở mức thấp khi tham số "Bật cấu hình thông qua liên kết PCIe" trong cửa sổ MegaWizard của PCIe được kích hoạt?

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

"Cấu hình thông qua PCIe® Tính năng Liên kết (CvP)" không có sẵn trong Quartus® Phiên bản II 11.1 chưa.  Nếu bạn bật tùy chọn trong PCIe MegaWizard™ cửa sổ dành cho các Stratix® V, RTLs không đầy đủ được tạo ra và nó khiến tín hiệu "fixedclk_locked" được liên kết thấp.

Để ngăn chặn vấn đề này, bạn phải tắt tham số "Bật Cấu hình thông qua Liên kết PCIe" trong cửa sổ PCIe MegaWizard. Vấn đề này sẽ được khắc phục trong bản phát hành trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Stratix® V
FPGA Stratix® V GX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.