Hạn chế SDC được bỏ qua trong Quá trình biên dịch Quartus cho thiết kế Ethernet tốc độ Stratix V gấp ba với Tùy chọn IEEE1588

Trong quá trình biên dịch Quartus của thiết kế ethernet tốc độ gấp ba với tùy chọn IEEE1588, có một cảnh báo trong phần được tạo fit.rpt liên quan đến bộ lọc trên dòng 443 trong "_constraints.sdc" bị bỏ qua.

Bộ lọc bị bỏ qua vì các dòng "*|inst_stratixv_hssi_8g_tx_pcs|wys|clkout" và "*|inst_stratixv_hssi_8g_rx_pcs|wys|clocktopld" không tương thích với một đồng hồ.

Vấn đề này sẽ gây ra hành vi không phổ biến cho đường dẫn dữ liệu trong phần cứng.

Vấn đề này ảnh hưởng đến ethernet tốc độ gấp ba với IEEE1588 tùy chọn bật trong ACDS 12.1 của thiết Stratix V.

Thay đổi "_constraints.sdc" đã tạo. Tệp sdc này được tạo ra bởi Qsys và nằm ở: //synthesis/submodules Tìm kiếm từ khóa "inst_stratixv_hssi_8g_rx_pcs" trên dòng 463 và thay thế nó bằng "inst_sv_hssi_8g_rx_pcs". Tìm kiếm từ khóa "inst_stratixv_hssi_8g_tx_pcs" trên dòng 472 và thay thế nó bằng "inst_sv_hssi_8g_tx_pcs".

Vấn đề này sẽ được khắc phục trong ACDS 12.1sp1.