ID bài viết: 000085210 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tôi lại gặp lỗi trên Bộ phát triển Stratix III FPGA III khi đang cố gắng sử dụng tính năng Bảo mật thiết kế?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Bạn có thể thấy đèn LED "lỗi" màu đỏ và đèn led "CFG_DONE" không chiếu sáng trên Bộ phát triển Stratix® III FPGA khi cố gắng sử dụng tính năng Bảo mật thiết kế vì khi sử dụng Bảo mật thiết kế, có cài đặt chân MSEL0 khác. Đối với bo mạch cụ thể này, có đầu nhảy J13 cho MSEL0 sẽ cần được mở trái để MSEL0 có thể được kéo đến VCC. Do sơ đồ cấu hình cho bo mạch này khi sử dụng Bảo mật thiết kế sẽ là Fast Passive Parallel (FPP) sử dụng thiết bị MAX® II và flash 512MB, bạn sẽ cần cài đặt chân MSEL[2:0] của 001. Nếu không sử dụng Bảo mật thiết kế thì các chân MSEL[2:0] sẽ được đặt thành 000.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® III

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.