ID bài viết: 000085146 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 21/08/2012

Lỗi: {instance_name}: Mô-đun có quá nhiều đồng hồ không liên kết ({instance_name}.pll_ref_clk, {instance_name}.afi_half_clk_in). Chỉ được sử dụng một đồng hồ không liên kết

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi bạn kết nối bộ điều khiển dựa trên Uniphy Master với bộ điều khiển dựa trên Uniphy thụ động để chia sẻ PLL và DLL trong hệ thống do nhà xây dựng SOPC tạo ra, bạn sẽ gặp phải thông báo lỗi sau:

    Lỗi: {instance_name}: Mô-đun có quá nhiều đồng hồ không liên kết ({instance_name}.pll_ref_clk, {instance_name}.afi_half_clk_in). Chỉ được sử dụng một đồng hồ không liên kết

    Độ phân giải

    Chia sẻ Uniphy PLL chưa bao giờ được hỗ trợ trong SoPC Builder. Sử dụng Qsys để tạo hệ thống của bạn.

     

    Cho đến khi phần mềm Quartus® II phiên bản 11.0, bạn có thể tạo ra một hệ thống và kết nối thủ công tín hiệu pll_* và dll_* trong RTL (vì GUI không hiển thị chúng cho bạn kết nối).

     

    Bắt đầu từ phần mềm Quartus II phiên bản 11.0SP1 kết nối tín hiệu bằng cách thủ công trong RTL để chia sẻ PLL và DLL sẽ không còn hoạt động.

     

    Bạn sẽ phải sử dụng Qsys để tạo ra một hệ thống chia sẻ PLL và DLL giữa nhiều bộ điều khiển.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 8 sản phẩm

    FPGA Stratix® IV GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® V GX
    FPGA Stratix® IV E
    FPGA Stratix® IV GT
    FPGA Stratix® III
    FPGA Stratix® V E

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.