ID bài viết: 000085136 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/12/2014

Tại sao tín hiệu tx_cal_busy không xác nhận nếu hiệu chuẩn ATX PLL được bắt đầu thông qua giao diện Ánh xạ bộ nhớ Avalon trên các thiết bị Arria® V GZ và Stratix® V GX/GT?

Môi Trường

  • Phần mềm thiết kế Intel® Quartus® Prime
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Tín hiệu tx_cal_busy sẽ không xác nhận nếu hiệu chuẩn ATX PLL được bắt đầu thông qua giao diện Ánh xạ bộ nhớ Avalon trên các thiết bị Arria® V GZ và Stratix® V GX/GT.

    Tín hiệu tx_cal_busy chỉ được xác nhận khi hiệu chỉnh thời gian chạy ban đầu hoặc nếu bạn đặt lại bộ điều khiển cấu hình lại.

    Để xác định xem quá trình hiệu chuẩn PLL ATX đã hoàn tất hay chưa, bạn có thể đọc thanh ghi trạng thái và điều khiển PLL ATX. Trạng thái bận là bit 8 của điều khiển và đăng ký trạng thái tại địa chỉ bù 7'h32.

    Độ phân giải

    Sự cố này được khắc phục bắt đầu từ Hướng dẫn Sử dụng Lõi IP PHY Bộ thu phát Chuỗi V phiên bản 14.1.

    Bài viết liên quan

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Arria® V GZ
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.