ID bài viết: 000085126 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 13/08/2012

I/O khác biệt psuedo được triển khai trong ngân hàng I/O bên thiết bị Stratix II như thế nào?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có thể tạo I/O khác biệt psuedo trong ngân hàng bên thiết bị Stratix® II bằng cách triển khai hai chân I/O kết thúc duy nhất.

Altera® khuyến nghị bạn nên thực hiện bất kỳ tiêu chuẩn vi phân psuedo nào bằng cách sử dụng các cặp chân phân biệt hiện có (ví dụ: LVDS & CLK). Lý do là các cặp chân này có đường biên nghiêng chặt chẽ hơn so với các chân I/O thông thường không vi phân.

Đầu ra chỉ đơn giản là được xây dựng bằng cách định tuyến tín hiệu của bạn đến hai thanh ghi đầu ra (một trong mỗi ghim IOE vi phân) một thanh ghi đã được ép xung ngay ra khỏi đồng hồ của bạn, thanh ghi còn lại tắt inoo của đồng hồ.

Đầu vào về cơ bản là như nhau, bạn cần sử dụng cặp chân phân biệt nhưng chỉ sử dụng đầu vào phân cực dương. Nói cách khác, chỉ cần chỉ định chân không đảo ngược trong thiết kế, chân ngược được bảo lưu khi chỉ định tiêu chuẩn I/O vi phân. Bất kỳ đầu vào nào cũng sẽ chỉ sử dụng tín hiệu tích cực và được tham chiếu đến VREF (điều này vẫn bắt buộc).

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® II

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.